PY32F403RBT6

的，若應用不需要則可繞過。 3.4 總線矩陣（Bus Matrix） 32位的multi-AHB總線矩陣將所有主設備（CPU、 DMA）和從設備（Flash、 RAM、 FMC、 AHB、 APB 外設）互連，確保了即使多個高速外設同時工作時，工作也能無縫、。 3.5 DMA控制器 該器件具有兩個通用雙端口 DMA（DMA1和DMA2），分別有7個和5個通道。它們能夠管理存儲器到 存儲器、外設到存儲器、存儲器到外設的傳輸。它們具有用于APB/AHB外設的專用FIFO，支持突發(fā) 傳輸，其設計可提供較大外設帶寬（AHB/APB）。 這兩個DMA控制器支持循環(huán)緩沖區(qū)管理，當控制器到達緩沖區(qū)末尾時，無需專門代碼。這兩個DMA 控制器還有雙緩沖特性，可自動使用和切換兩個存儲器緩沖，而不需要特殊代碼。 每個數(shù)據(jù)流都與專用的硬件DMA請求相連，同時支持軟件觸發(fā)。通過軟件進行相關配置，并且數(shù)據(jù)源 和數(shù)據(jù)目標之間傳輸?shù)臄?shù)據(jù)量不受限制。 3.6 嵌入式Flash 器件內置了高達512K字節(jié)的Flash，可用于存儲程序和數(shù)據(jù)。 3.7 片內RAM 器件內置了高達64K字節(jié)的RAM。。 3.8 循環(huán)冗余校驗計算單元（CRC） CRC（循環(huán)冗余校驗）計算單元使用一個固定的多項式發(fā)生器從一個32位的數(shù)據(jù)字中產生CRC 碼。 在眾多的應用中，基于CRC的技術還常用來驗證或存儲的完整性。根據(jù) EN/IEC60335-1 標 準的規(guī)定，這些技術提供了驗Flash完整性的方法。CRC 計算單元有助于在運行期間計算軟件的簽 名，并將該簽名與鏈接時生成并存儲在*存儲單元的參考簽名加以比較。 3.9 時鐘，復位和電源管理 ? 片內8MHz高精度HSI RC時鐘和外部4~32MHz HSE晶振時鐘 ? 片內40KHz LSI RC時鐘和外部32.768KHz LSE晶振時鐘 ? 可配置PLL時鐘 ? 1.7 ~ 3.6 V供電 ? 供電監(jiān)控: POR (上電復位), PDR (下電復位), PVD(可編程電壓監(jiān)測) ? VCC 1.7V ~ 3.6V，VCC管腳提供I/O管腳及內部LDO的供電 ? VSSA、VCCA 1.7V ~ 3.6V，給ADC、復位模塊、RC Oscillator、PLL等模塊供電 ? VBAT 1.6V ~ 3.6V，備份電源給RTC、32K LSE、備份寄存器供電，在VCC掉電時通過芯片內的 電源開關切換 時鐘控制單元（CCU）提供的時鐘有高速時鐘有內部高速時鐘HSI和外部高速時鐘HSE，低功耗應用 時的低速時鐘有內部低速時鐘LSI，外部低速時鐘LSE，鎖相環(huán)時鐘PLL。系統(tǒng)時鐘的選擇在啟動時進